<?xml version="1.0" encoding="UTF-8"?>
<!-- このサイトマップは、2026/9/29の2026/9/29に、WordPress 用のオリジナル SEO プラグイン All in One SEO v5.0.2により動的生成されました。 -->

<?xml-stylesheet type="text/xsl" href="https://k-idi.com/default-sitemap.xsl"?>

<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
	<channel>
		<title>組み込み機器・ハードウェア設計製作.com</title>
		<link><![CDATA[https://k-idi.com]]></link>
		<description><![CDATA[組み込み機器・ハードウェア設計製作.com]]></description>
		<lastBuildDate><![CDATA[Tue, 29 Sep 2026 12:46:37 +0000]]></lastBuildDate>
		<docs>https://validator.w3.org/feed/docs/rss2.html</docs>
		<atom:link href="https://k-idi.com/sitemap.rss" rel="self" type="application/rss+xml" />
		<ttl><![CDATA[60]]></ttl>

		<item>
			<guid><![CDATA[https://k-idi.com/faq/2584/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2584/]]></link>
			<title>どこまでをPythonで実装し、どこからC言語で実装すべきか判断がつきません。設計方針の検討段階から相談できますか？</title>
			<pubDate><![CDATA[Tue, 29 Sep 2026 12:46:37 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2574/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2574/]]></link>
			<title>過去に開発を委託した基板を量産購入していますが、委託先から回路図もソースコードも受け取れません。この基板のソフトウェアに機能を追加することは可能でしょうか？</title>
			<pubDate><![CDATA[Tue, 29 Sep 2026 12:46:37 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2575/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2575/]]></link>
			<title>Raspberry Piと市販の拡張ボードを組み合わせて動かしている制御装置を、量産に向けて1枚の専用基板にまとめることはできますか？</title>
			<pubDate><![CDATA[Tue, 29 Sep 2026 12:46:37 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2576/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2576/]]></link>
			<title>センサーで取得したデータをPCへ送る装置を、まずは1台だけ試作していただき、社内で評価してから複数台の製作をお願いしたいのですが可能ですか？</title>
			<pubDate><![CDATA[Tue, 29 Sep 2026 12:46:37 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2577/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2577/]]></link>
			<title>現行基板に入手困難な部品が出てきたため、代替部品でリニューアルしたうえで、年間数十枚を数年にわたり継続して製作していただくことは可能ですか？</title>
			<pubDate><![CDATA[Tue, 29 Sep 2026 12:46:37 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2578/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2578/]]></link>
			<title>USBカメラとLED照明をPCから制御し、撮影した画像から対象物を計数する装置を、タッチパネルと一体の筐体で製作していただけますか？</title>
			<pubDate><![CDATA[Tue, 29 Sep 2026 12:46:37 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2579/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2579/]]></link>
			<title>ソースコードの解析を依頼した場合、どのような資料が納品されますか？特定の機能部分だけの解析でもお願いできますか？</title>
			<pubDate><![CDATA[Tue, 29 Sep 2026 12:46:37 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2580/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2580/]]></link>
			<title>装置に不具合が発生していますが、原因がソフトウェアにあるのかハードウェアにあるのか切り分けられません。調査からお願いできますか？</title>
			<pubDate><![CDATA[Tue, 29 Sep 2026 12:46:37 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2581/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2581/]]></link>
			<title>アセンブラや古い開発環境で書かれたソフトウェアのため、社内に保守できる技術者がいません。解析とC言語への置き換えは可能ですか？</title>
			<pubDate><![CDATA[Tue, 29 Sep 2026 12:46:37 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2582/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2582/]]></link>
			<title>ソースコードそのものが残っておらず、プログラムが書き込まれた実機しか手元にありません。この状態でも解析を依頼できますか？</title>
			<pubDate><![CDATA[Tue, 29 Sep 2026 12:46:37 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2583/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2583/]]></link>
			<title>解析によって現状を把握するだけでなく、処理内容の見直しや改善の提案までしてもらえますか？</title>
			<pubDate><![CDATA[Tue, 29 Sep 2026 12:46:37 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2585/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2585/]]></link>
			<title>Raspberry Pi PicoなどのマイコンでPythonを動かしたいのですが、MicroPythonを用いた開発にも対応していますか？</title>
			<pubDate><![CDATA[Tue, 29 Sep 2026 12:45:08 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2586/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2586/]]></link>
			<title>社内の技術部門がPythonで作成した検証用のプログラムを、装置に組み込める形に作り直してもらえますか？</title>
			<pubDate><![CDATA[Tue, 29 Sep 2026 12:45:02 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2587/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2587/]]></link>
			<title>まずは企画検討のために、動作する試作品を短期間で用意したいのですが、PoC（概念実証）の立ち上げだけを依頼することはできますか？</title>
			<pubDate><![CDATA[Tue, 29 Sep 2026 12:44:54 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2588/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2588/]]></link>
			<title>Pythonで開発したソフトウェアを、24時間連続で稼働する装置に使用しても問題ありませんか？</title>
			<pubDate><![CDATA[Tue, 29 Sep 2026 12:44:24 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2573/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2573/]]></link>
			<title>海外の委託先で製作した製品を国内生産に切り替えたいのですが、回路図や部品表が提供されません。現品から製造に必要なデータ一式を作成してもらえますか？</title>
			<pubDate><![CDATA[Tue, 29 Sep 2026 12:43:46 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2572/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2572/]]></link>
			<title>VerilogへのVHDL置き換えにあたり、まずはVHDLコードの解析と仕様書の作成のみをお願いできますか？</title>
			<pubDate><![CDATA[Tue, 29 Sep 2026 12:43:20 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2571/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2571/]]></link>
			<title>VHDLで記述された既存のコードを、Verilogへ書き換えることはできますか？</title>
			<pubDate><![CDATA[Tue, 29 Sep 2026 12:43:01 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2570/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2570/]]></link>
			<title>Pythonで作成したプログラムがうまく動作せず、原因がハードウェア側にあるのか切り分けられません。相談できますか？</title>
			<pubDate><![CDATA[Tue, 29 Sep 2026 12:42:43 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2543/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2543/]]></link>
			<title>他社で開発されたPythonコードの解析をお願いできますか？開発元の廃業により、保守を引き継げる委託先を探しています。</title>
			<pubDate><![CDATA[Tue, 29 Sep 2026 12:42:17 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/case/2568/]]></guid>
			<link><![CDATA[https://k-idi.com/case/2568/]]></link>
			<title>自動基板検査用 多チャンネル切替ユニット開発</title>
			<pubDate><![CDATA[Tue, 29 Sep 2026 05:19:05 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/column/2530/]]></guid>
			<link><![CDATA[https://k-idi.com/column/2530/]]></link>
			<title>FPGA開発の費用と期間はどう決まる？委託前に知っておきたいコスト構造</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 12:37:40 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/column/2533/]]></guid>
			<link><![CDATA[https://k-idi.com/column/2533/]]></link>
			<title>VHDLとは？FPGA設計における特徴とVerilogとの違いをわかりやすく解説</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 12:36:24 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/column/2528/]]></guid>
			<link><![CDATA[https://k-idi.com/column/2528/]]></link>
			<title>FPGA設計を外注すべきか？内製との比較と、委託先選びで失敗しないためのポイント</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 12:28:20 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2542/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2542/]]></link>
			<title>納品先からVHDLでの記述が指定されているのですが、対応してもらえますか？</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:40:43 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2541/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2541/]]></link>
			<title>論理設計だけでなく、FPGAを搭載する基板の設計・製作までまとめて依頼できますか？</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:39:52 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2540/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2540/]]></link>
			<title>過去にVHDLで開発したFPGAの設計資産があるのですが、改修や機能追加は依頼できますか？</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:38:54 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2539/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2539/]]></link>
			<title>Raspberry Piを使った装置の試作で、センサーやGPIOの制御ソフトをPythonで開発してもらえますか？</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:38:03 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2538/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2538/]]></link>
			<title>Wi-FiやBluetoothなどの無線通信を使ったIoT機器の制御ソフトを、Pythonで開発できますか？</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:37:08 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2537/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2537/]]></link>
			<title>Pythonで作成した試作プログラムを、量産向けにC言語へ移植することはできますか？</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:36:31 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/faq/2535/]]></guid>
			<link><![CDATA[https://k-idi.com/faq/2535/]]></link>
			<title>Pythonでの組み込み開発は、C言語と比べて処理速度が心配です。実用的な性能は確保できますか？</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:35:43 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/points/2464/]]></guid>
			<link><![CDATA[https://k-idi.com/points/2464/]]></link>
			<title>verilog記述のポイント：case文にはdefaultを必ず記述する</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:16:21 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/points/2465/]]></guid>
			<link><![CDATA[https://k-idi.com/points/2465/]]></link>
			<title>verilog記述のポイント：組み合わせ回路のalwaysはalways @(*)で記述する</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:16:08 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/points/2466/]]></guid>
			<link><![CDATA[https://k-idi.com/points/2466/]]></link>
			<title>verilog記述のポイント：非同期リセットと同期リセットの使い分け</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:15:50 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/points/2467/]]></guid>
			<link><![CDATA[https://k-idi.com/points/2467/]]></link>
			<title>verilog記述のポイント：2段フリップフロップによる非同期信号の同期化</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:15:35 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/points/2468/]]></guid>
			<link><![CDATA[https://k-idi.com/points/2468/]]></link>
			<title>verilog記述のポイント：クロック分周ではなくクロックイネーブルを使う</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:15:18 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/points/2469/]]></guid>
			<link><![CDATA[https://k-idi.com/points/2469/]]></link>
			<title>verilog記述のポイント：ステートマシンの記述パターン</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:15:03 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/points/2470/]]></guid>
			<link><![CDATA[https://k-idi.com/points/2470/]]></link>
			<title>verilog記述のポイント：generate文による繰り返し回路の生成</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:14:48 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/points/2471/]]></guid>
			<link><![CDATA[https://k-idi.com/points/2471/]]></link>
			<title>verilog記述のポイント：signedを使った符号付き演算</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:14:22 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/points/2472/]]></guid>
			<link><![CDATA[https://k-idi.com/points/2472/]]></link>
			<title>verilog記述のポイント：除算・剰余演算を避ける</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:14:04 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/points/2473/]]></guid>
			<link><![CDATA[https://k-idi.com/points/2473/]]></link>
			<title>verilog記述のポイント：演算結果のビット幅と桁あふれに注意する</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:13:36 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/points/2475/]]></guid>
			<link><![CDATA[https://k-idi.com/points/2475/]]></link>
			<title>verilog記述のポイント：casex・casezの多用を避ける</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:13:18 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/points/2476/]]></guid>
			<link><![CDATA[https://k-idi.com/points/2476/]]></link>
			<title>verilog記述のポイント：初期値に頼らずリセットで初期化する</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:13:00 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/points/2477/]]></guid>
			<link><![CDATA[https://k-idi.com/points/2477/]]></link>
			<title>verilog記述のポイント：ブロックRAMが推論される記述パターン</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:12:41 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/points/2478/]]></guid>
			<link><![CDATA[https://k-idi.com/points/2478/]]></link>
			<title>verilog記述のポイント：シフトレジスタの記述</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:12:25 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/points/2479/]]></guid>
			<link><![CDATA[https://k-idi.com/points/2479/]]></link>
			<title>verilog記述のポイント：エッジ検出回路の記述</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:12:04 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/points/2480/]]></guid>
			<link><![CDATA[https://k-idi.com/points/2480/]]></link>
			<title>verilog記述のポイント：チャタリング除去（デバウンス）回路</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:11:44 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/points/2481/]]></guid>
			<link><![CDATA[https://k-idi.com/points/2481/]]></link>
			<title>verilog記述のポイント：パイプライン化による動作周波数の向上</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:11:13 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/points/2482/]]></guid>
			<link><![CDATA[https://k-idi.com/points/2482/]]></link>
			<title>verilog記述のポイント：演算子の優先順位は括弧で明示する</title>
			<pubDate><![CDATA[Mon, 31 Aug 2026 07:10:51 +0000]]></pubDate>
		</item>
					<item>
			<guid><![CDATA[https://k-idi.com/]]></guid>
			<link><![CDATA[https://k-idi.com/]]></link>
			<title>TOP</title>
			<pubDate><![CDATA[Sun, 24 Mar 2024 11:57:13 +0000]]></pubDate>
		</item>
				</channel>
</rss>
