組み込み機器・ハードウェア設計製作.com https://validator.w3.org/feed/docs/rss2.html TOP FPGA開発の費用と期間はどう決まる？委託前に知っておきたいコスト構造 VHDLとは？FPGA設計における特徴とVerilogとの違いをわかりやすく解説 FPGA設計を外注すべきか？内製との比較と、委託先選びで失敗しないためのポイント 納品先からVHDLでの記述が指定されているのですが、対応してもらえますか？ 論理設計だけでなく、FPGAを搭載する基板の設計・製作までまとめて依頼できますか？ 過去にVHDLで開発したFPGAの設計資産があるのですが、改修や機能追加は依頼できますか？ Raspberry Piを使った装置の試作で、センサーやGPIOの制御ソフトをPythonで開発してもらえますか？ Wi-FiやBluetoothなどの無線通信を使ったIoT機器の制御ソフトを、Pythonで開発できますか？ Pythonで作成した試作プログラムを、量産向けにC言語へ移植することはできますか？ Pythonでの組み込み開発は、C言語と比べて処理速度が心配です。実用的な性能は確保できますか？ verilog記述のポイント：case文にはdefaultを必ず記述する verilog記述のポイント：組み合わせ回路のalwaysはalways @(*)で記述する verilog記述のポイント：非同期リセットと同期リセットの使い分け verilog記述のポイント：2段フリップフロップによる非同期信号の同期化 verilog記述のポイント：クロック分周ではなくクロックイネーブルを使う verilog記述のポイント：ステートマシンの記述パターン verilog記述のポイント：generate文による繰り返し回路の生成 verilog記述のポイント：signedを使った符号付き演算 verilog記述のポイント：除算・剰余演算を避ける verilog記述のポイント：演算結果のビット幅と桁あふれに注意する verilog記述のポイント：casex・casezの多用を避ける verilog記述のポイント：初期値に頼らずリセットで初期化する verilog記述のポイント：ブロックRAMが推論される記述パターン verilog記述のポイント：シフトレジスタの記述 verilog記述のポイント：エッジ検出回路の記述 verilog記述のポイント：チャタリング除去（デバウンス）回路 verilog記述のポイント：パイプライン化による動作周波数の向上 verilog記述のポイント：演算子の優先順位は括弧で明示する verilog記述のポイント：トライステートはトップレベルのみで使用する verilog記述のポイント：`defineとparameterの使い分け VHDL記述のポイント：std_logicとstd_logic_vectorを使う VHDL記述のポイント：signalとvariableの違いと使い分け VHDL記述のポイント：signal代入はプロセス終了時に反映される VHDL記述のポイント：processの感度リスト漏れに注意する VHDL記述のポイント：numeric_stdを使う（std_logic_arithを避ける） VHDL記述のポイント：型変換の作法（std_logic_vector・unsigned・signed・integer） VHDL記述のポイント：others => ‘0’ を活用する VHDL記述のポイント：同時処理文（when-else／with-select）とprocessの使い分け VHDL記述のポイント：rising_edge(clk)を使う VHDL記述のポイント：genericによるモジュールのパラメータ化 VHDL記述のポイント：列挙型でステートマシンの状態を定義する VHDL記述のポイント：record型で関連信号をまとめる VHDL記述のポイント：配列型の定義と活用 VHDL記述のポイント：属性（’range・’length）で幅に依存しない記述 VHDL記述のポイント：integerにはrange指定を付ける VHDL記述のポイント：constantで定数を定義する VHDL記述のポイント：packageで共通定義を集約する VHDL記述のポイント：直接インスタンス化とcomponent宣言の使い分け VHDL記述のポイント：port mapは名前による結合を使う