技術資料ダウンロ―ド
新着情報
-
設計のポイントに「verilog記述のポイント：`defineとparameterの使い分け」を追加しました。
-
設計のポイントに「VHDL記述のポイント：std_logicとstd_logic_vectorを使う」を追加しました。
-
設計のポイントに「VHDL記述のポイント：signalとvariableの違いと使い分け」を追加しました。
-
設計のポイントに「VHDL記述のポイント：signal代入はプロセス終了時に反映される」を追加しました。
-
設計のポイントに「VHDL記述のポイント：processの感度リスト漏れに注意する」を追加しました。
-
設計のポイントに「VHDL記述のポイント：numeric_stdを使う（std_logic_arithを避ける）」を追加しました。
-
設計のポイントに「VHDL記述のポイント：型変換の作法（std_logic_vector・unsigned・signed・integer）」を追加しました。
-
設計のポイントに「VHDL記述のポイント：others => ‘0’ を活用する」を追加しました。
-
設計のポイントに「VHDL記述のポイント：同時処理文（when-else／with-select）とprocessの使い分け」を追加しました。
-
設計のポイントに「VHDL記述のポイント：rising_edge(clk)を使う」を追加しました。
お問い合わせ
組み込み機器・ハードウェア 設計製作.comを運営する株式会社アイディアイは、組み込み機器・ハードウェアの設計開発代行サービスを提供しています。
試験装置や制御機器、組み込みボードなど、設計・開発委託先をお探しの皆様、お気軽に当社に御相談ください。
0246-43-4001