技術資料ダウンロ―ド
FPGA利用によるCPU負荷の削減
| 設計内容分類 | FPGA |
|---|---|
| 解決できる課題 | CPU負荷低減 |
実現したい仕様・課題
負荷の大きな演算をCPUで行うとCPU時間が増加し、システム全体のパフォーマンスが低下する恐れがあります。負荷の大きな演算でもCPU不可を削減し、パフォーマンスを維持したいという場合、以下のような設計のポイントを考慮する必要があります。
設計のポイント
★CPU単独の構成 単位データのメモリ読み書きが発生し、最終の演算速度はCPU性能やアイドル状況に依存します。
★CPU＋FPGAによる構成 入力データを高速なクロックに同期したストリーミングデータとして取り扱い、演算回路に入力して結果をレジスタに格納します。CPUの動作は入力データのメモリへの格納、演算開始のトリガ出力、結果の取得を行うだけで済み、負荷を軽減することができます。
0246-43-4001