verilog記述のポイント：二次元配列

“同種のレジスタを多数扱う場合は、二次元配列（メモリ配列）を使うと、宣言を簡潔にでき、インデックスによる要素アクセスが可能になります。たとえば reg [7:0] data[2:0]; と宣言すれば、8bit幅のレジスタを3個まとめて確保でき、data[0]・data[1]・data[2] のように添字で個別アクセスできます。さらに data[1][0] のように、要素内の特定ビットを参照することも可能です。ループ（generate や for）と組み合わせれば、配列要素に対する規則的な処理を簡潔に記述でき、シフトレジスタ、FIFO、係数テーブル、画像のラインバッファなどに活用できます。なお、要素数が多い配列はFPGAの合成時にブロックRAMへ割り当てられることがあり、その場合は1クロックで読み書きできるポート数に制約が生じます。同一クロックで多数の要素へ同時アクセスする設計では、レジスタ（フリップフロップ）として実装されるよう意図するか、ブロックRAMのポート構成を踏まえた読み書き設計とするかを、用途に応じて検討することが重要です。

【コード例】
reg [7:0] data[2:0]; // 8bit幅レジスタ × 3個
wire lsb;
assign lsb = data[1][0]; // 2番目の要素のLSBを参照”