verilog記述のポイント:二次元配列
設計内容分類 | verilog記述 |
---|---|
解決できる課題 | 期待通りの動作 |
実現したい仕様・課題
配列を複数取り扱う場合、コード量が多くなり可読性が悪くなります。
設計のポイント
二次元配列を使用します。
reg [7:0] data0; //8bit幅のレジスタ
reg [7:0] data1; //8bit幅のレジスタ
reg [7:0] data2; //8bit幅のレジスタ
↓
reg [7:0] data[2:0]; //8bit幅のレジスタ x 3個
//配列へのアクセス
wire lsb; assign lsb = data[1][0]; //配列の2番目の要素のLSB
