verilog記述のポイント：双方向ピン(inout)を使用する

“双方向端子はinoutで宣言し、出力すべきタイミングでのみ信号を駆動し、それ以外のタイミングではハイインピーダンス（’z’）にして入力として機能させる、という制御が基本となります。出力イネーブル信号（oe）を用意し、assign文でoeが有効なときはデータを出力、無効なときはハイインピーダンスを割り当てる三状態（トライステート）バッファを構成します。たとえば assign ioDATA = oe ? data : 32’bz; と記述すれば、oe=1のときdataを出力し、oe=0のときバスを解放して相手側の出力を受け取れます。入力として取り込む際は、inout端子の値をそのまま内部信号として参照します。重要なのは、バス上で複数のドライバが同時に出力すると衝突（ドライブ競合）が起き、信号が不定になったり素子が損傷するおそれがあるため、出力イネーブルのタイミングを明確に設計し、同時に1つのドライバだけが駆動する状態を保証することです。方向切り替えの前後には、相手デバイスとのターンアラウンド時間（バス開放から次の駆動までの間隔）を設け、過渡的な衝突を避けます。FPGA外部の物理ピンに対してはトップレベルでinout宣言し、内部ロジックでは入力信号・出力信号・出力イネーブルの3つに分けて扱うと、設計・検証の見通しがよくなります。

【コード例】
inout [31:0] ioDATA;
assign ioDATA = oe ? data : 32’bz; // oe=1で出力, oe=0で入力(Hi-Z)”