VHDL記述のポイント：数値リテラルの記述と型の修飾

ビット列のリテラルは、2進なら “0101”、16進なら x”A5″ の形式で記述します。16進のx”…”は1桁が4bitに対応するため、幅が4の倍数の信号に適し、桁数と幅の対応が明確です（VHDL-2008では 12x”FA5″ のように幅を明示する記法も使えます）。桁数の多い2進・整数リテラルには、50_000_000 や “1010_0101” のようにアンダースコア区切りが使え、読み間違いを防げます。unsigned／signedの信号と整数を比較・演算する場合は、numeric_stdの規則によりリテラル整数を直接書けます（cnt = 200 など）。一方、集合体 (others => ‘0’) などが複数の型に解釈可能でエラーとなる場面では、型名'(値) の形式の修飾式（qualified expression）で型を明示して曖昧さを解消します。文字リテラル’1’（std_logic）と文字列リテラル”1″（幅1のベクタ）の混同、10進のつもりの”10″（2進で2）といった取り違えは初学者の定番のエラーであり、「1bitはシングルクォート、ベクタはダブルクォートまたはx表記、数量の比較は整数リテラル」という対応を意識して書き分けることが、コンパイルエラーの減少と可読性の向上につながります。

【コード例】
signal a : std_logic;
signal v : std_logic_vector(7 downto 0);
signal u : unsigned(7 downto 0);

a <= ‘1’; — 1bitはシングルクォート
v <= “0101_0001″; — 2進（区切りで可読性向上）
v <= x”A5”; — 16進（4bit/桁）
if u = 200 then … end if; — unsignedと整数の比較は直接可
v <= std_logic_vector'(others => ‘0’); — 修飾式で型を明示