verilog記述のポイント：ブロッキング・ノンブロッキング

“ブロッキング代入（=）はalways文内で記述順に逐次実行され、ノンブロッキング代入（<=）はブロック内の右辺がいったん全て評価されてから一斉に左辺へ反映されます。たとえばクロック同期のalways内で a <= input; b <= a; と書くと、a には input、b には「更新前のa（前回値）」が入り、レジスタ2段（シフトレジスタ的動作）になります。一方 a = input; b = a; とブロッキングで書くと、a も b も同じ input になり、意図とずれます。基本ルールとして、順序回路（クロック同期、always @(posedge clk)）ではノンブロッキング代入（<=）を、組み合わせ回路（always @(*)）ではブロッキング代入（=）を用います。これを混在させると、レースコンディション、シミュレーションと合成結果の不一致、意図しないラッチなどの原因になります。1つのalwaysブロック内で同じ信号に両方の代入種別を使わないこと、順序回路ブロックと組み合わせ回路ブロックを分けて記述することが、安全で再現性の高い設計の要点です。

【コード例】
// ノンブロッキング(順序回路) … b は前回のaの値（2段FF）
always @(posedge clk) begin
a <= input;
b <= a;
end

// ブロッキングを順序回路に使うと誤り … a も b も input になる
always @(posedge clk) begin
a = input;
b = a;
end”