DCFIFOによりクロックが異なる回路を接続し、開発リードタイム短縮
設計内容分類 | FPGA設計のポイント |
---|---|
解決できる課題 | 開発リードタイムの短縮、コスト低減 |
実現したい仕様・課題
クロックが異なる2つの回路間でデータ送受信を不具合なく行うためには、多くの場合、複雑な回路を組む必要があります。複雑な回路の場合は、設計期間の長期化や想定しないトラブル発生の懸念など、課題があります。
設計のポイント
DCFIFOを使用することで、シリアル⇔パラレル変換やデータバス幅の変換を行い、複雑な回路を使用せずとも、容易に接続することが可能となります。
