verilog記述のポイント：複雑な組み合わせ回路にfunctionを使用する

複雑な組み合わせ回路はfunctionを使い、内部でif文やcase文を用いてロジックをまとめると、記述を部品化して再利用でき、可読性と保守性が向上します。functionは呼び出した箇所に組み合わせ回路として展開されるため、クロックを持たない純粋な組み合わせロジックの記述に適しています。function内では入力をinputで宣言し、戻り値（関数名と同じ名前の内部変数）へcaseやifで値を設定します。同じ変換ロジックを複数の信号に適用したい場合、functionを一度定義しておけばassignやalwaysから繰り返し呼び出せ、ロジック変更時も定義1か所の修正で全箇所に反映できます。case文ではdefaultを、if文ではelseを必ず設けて全条件で戻り値が確定するようにし、未定義状態による予期しないラッチの生成を防ぎます。ステートマシンの次状態デコード、アドレスデコード、ビットパターン変換など、入力に対して一意に出力が決まる回路で特に有効です。

【コード例】
function [7:0] decoder;
input [2:0] in;
input en;
begin
if (en == 1’b1) begin
case (in)
3’b000: decoder = 8’b11111110;
3’b001: decoder = 8’b11111101;
3’b010: decoder = 8’b11111011;
3’b011: decoder = 8’b11110111;
3’b100: decoder = 8’b11101111;
3’b101: decoder = 8’b11011111;
3’b110: decoder = 8’b10111111;
3’b111: decoder = 8’b01111111;
default: decoder = 8’b11111111;
endcase
end else begin
decoder = 8’b11111111;
end
end
endfunction