FPGAによるLCDコントローラの実装

FPGAに表示用の外部メモリ（フレームバッファ）を接続した構成とし、パネルが要求するタイミング仕様（水平・垂直の同期信号、フロント／バックポーチ、有効表示期間、ピクセルクロック）に合わせた同期信号生成回路を実装することで、専用ICを用いずにLCDコントローラを構築できます。映像信号はフレームバッファから、ピクセルクロックに同期して有効表示期間中に定期的に読み出し、データバスへ出力する方式とします。表示の更新（メモリへの書き込み）と読み出しが同一メモリに対して発生するため、書き込みタイミングを読み出しと衝突させないよう、アクセスの調停（アービトレーション）、ブランキング期間中の書き込み、あるいはダブルバッファ構成による分離を検討します。パネルのデータシートに記載された各タイミングパラメータを正確に回路へ反映し、ピクセルクロックの周波数とジッタを管理することが、表示乱れのない安定駆動の前提です。FPGAで実装することで、解像度やタイミングをパラメータ化して複数パネルへ展開でき、表示内容の重畳（OSD）など独自機能の追加も容易になります。