VHDL記述のポイント：numeric_stdを使う（std_logic_arithを避ける）

算術演算にはIEEE標準のnumeric_stdパッケージを使用し、std_logic_arith・std_logic_unsigned・std_logic_signedは新規コードでは使わない方針とします。numeric_stdはunsigned型とsigned型を定義し、符号の解釈を「型」で明示するため、同じビット列でも符号なし／符号付きの扱いがコード上で一意に定まります。一方、std_logic_unsignedはstd_logic_vector自体に符号なし演算を定義するもので、std_logic_signedと同一設計内に混在するとstd_logic_vectorの解釈が文脈依存になり、危険です。また非標準パッケージとnumeric_stdを同時にuseすると、演算子の多重定義が衝突してコンパイルエラーの原因になります。numeric_stdでは、カウンタやアドレスなどの演算対象はunsigned／signed型で宣言し、加減算・比較を型どおりに記述します。整数リテラルとの演算（cnt + 1 など）も直接記述できます。既存コードが非標準パッケージを使っている場合も、新規モジュールから段階的にnumeric_stdへ統一していくことで、資産全体の移植性と保守性が向上します。

【コード例】
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all; — 標準パッケージ

signal cnt : unsigned(7 downto 0);
…
if rising_edge(clk) then
cnt <= cnt + 1; — 整数との演算も可
if cnt = 200 then cnt <= (others => ‘0’); end if;
end if;