VHDL記述のポイント：constantで定数を定義する

固定値はconstant宣言で名前を付けて定義し、コード中では名前で参照します。constant TIMEOUT : integer := 50000; のように「意味のある名前・型・値」をセットで宣言することで、コードの可読性が向上し、値の変更はconstant定義1か所の修正で全参照箇所へ反映されます。クロック周波数から導出される時間系の定数は、constant CLK_HZ : integer := 50_000_000; を基準に、constant TICK_1MS : integer := CLK_HZ / 1000; のように他のconstantからの計算式で定義しておくと、クロック変更時の修正が基準値1つで済み、導出関係もコード上に残ります（VHDLでは数値リテラルにアンダースコア区切りが使え、桁の多い値の可読性を保てます）。genericとの使い分けは、「インスタンスごと・構成ごとに変えたい値はgeneric、その設計内で共通の固定値はconstant」が基準です。モジュール横断で使う定数はpackageに集約すると、プロジェクト全体の設定値が1ファイルで見渡せます。constantはROMテーブル（配列型定数）や状態の既定値など、あらゆる固定データに適用でき、「名前のない数値をコードに書かない」を規約とすることが、長期保守での品質を支えます。

【コード例】
constant CLK_HZ : integer := 50_000_000; — 基準クロック
constant TICK_1MS : integer := CLK_HZ / 1000; — 導出値

signal t : integer range 0 to TICK_1MS-1;
process(clk)
begin
if rising_edge(clk) then
if t = TICK_1MS-1 then
t <= 0; tick <= ‘1’;
else
t <= t + 1; tick <= ‘0’;
end if;
end if;
end process;