verilog記述のポイント：wireとregの違い

設計内容分類	verilog記述
解決できる課題	最適な信号

設計のポイント

wire(ネット型)　…　wire,reg間を繋ぐ信号
reg(レジスタ型)　…　論理や値が保持される信号

wire(ネット型)は単なる配線です。
wire,reg間を相互に接続する際にwireを使用します。
wireは定数ビット列に接続することもできます。

reg(レジスタ型)は回路にて論理や値がセットされ値が保持されるメモリ変数です。

当事例のような、FPGA設計に関するポイントをまとめた冊子の無料DLが可能です。
是非以下よりご確認ください。

お問い合わせ

組み込み機器・ハードウェア設計製作.comを運営する株式会社アイディアイは、組み込み機器・ハードウェアの設計開発代行サービスを提供しています。
試験装置や制御機器、組み込みボードなど、設計・開発委託先をお探しの皆様、お気軽に当社に御相談ください。