verilog記述のポイント：output regを使用する

設計内容分類	verilog記述
解決できる課題	コード量の削減

設計のポイント

出力端子をoutput regとして宣言することで出力をレジスタとして指定することができ、コード量を削減することができます。

output out;

reg outreg;

assign out = outreg;

↓

output reg out;

当事例のような、FPGA設計に関するポイントをまとめた冊子の無料DLが可能です。
是非以下よりご確認ください。

お問い合わせ

組み込み機器・ハードウェア設計製作.comを運営する株式会社アイディアイは、組み込み機器・ハードウェアの設計開発代行サービスを提供しています。
試験装置や制御機器、組み込みボードなど、設計・開発委託先をお探しの皆様、お気軽に当社に御相談ください。